PAT-NO: JP363004621A

DOCUMENT-IDENTIFIER: JP 63004621 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: January 9, 1988

INVENTOR-INFORMATION: NAME

OZAKI, KATSUYA OTSUBO, MUTSUYUKI

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP61148930

APPL-DATE: June 24, 1986

INT-CL (IPC): H01L021/306, H01L021/28

### ABSTRACT:

PURPOSE: To keep the finished width of a via-hole and the variation of the

finished width of the via hole in a small range by a method wherein two steps

are alternately repeated which are a step of forming a damaged layer in the

part on a GaAs substrate surface where the via-hole is to be formed through the

aperture of a mask pattern or by a converged ion beam and a step of removing

the damaged layer by etching.

CONSTITUTION: After a mask pattern 3 made of metal which has a high density,

i.e. a high ion blocking capability, is formed on the surface of a GaAs

substrate 1, high energy ions of a relatively large mass number are selectively

implanted into a required part of the GaAs substrate 1 surface

6/18/06, EAST Version: 2.0.3.0

through the aperture of the mask pattern 3 so as to form a damaged layer 1a. Then only the damaged layer 1a is selectively etched with acid. After that, the ion

 $\underline{\underline{implantation}}$  process and the  $\underline{\underline{etchinn}}$  process are  $\underline{\underline{alternately}}$  repeated to obtain

a substrate piercing part (via-hole 4).

COPYRIGHT: (C) 1988, JPO&Japio

6/18/06, EAST Version: 2.0.3.0

⑩特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭63-4621

@Int\_Cl.4

識別記号

庁内整理番号

④公開 昭和63年(1988)1月9日

H 01 L 21/306 21/28 T-8223-5F E-7638-5F

審査請求 未請求 発明の数 1 (全4頁)

⊗発明の名称 半導体装置の製造方法

②特 願 昭61-148930

**❷出 願 昭61(1986)6月24日** 

⑩発 明 者 小 崎 克 也

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

明細音

1. 発明の名称

半導体装置の製造方法

#### 2. 特許請求の範囲

パイアホールを有する半導体装置の製造方方で、配化ガリウム基板面上に形成で収取されたは、スクパターンの関口部を通して、または収収成以収成がイアホールを形成の大なるイオンを高エネルのでは入してダメージ層を酸で選択的によるダメージを開きをして行うことを特徴とする工程とを繰りてイアホールを形成がよいないが、イアホールを形成とする工程を含むことを特徴とする半導体装置の製造方法。

### 3. 発明の詳細な説明

# 〔産業上の利用分野〕

この発明は、半導体装置の製造方法に関し、特. にバイアホールを有する G a A s (砒化ガリウム) 集積回路の製造方法に関するものである。

#### 〔従来の技術〕

第2図(a)~(c)はG a A s 集積回路における従来のパイアホール形成の主要工程を示す断面図で、これらの図において、1はG a A s 基板、2はガラス板、3はマスクパターン、4はパイアホールをそれぞれ表している。

第2図(a)はG a A s 基板 1 をガラス板 2 にワックスを使ってはり付けた状態である。この状態の後、写真製版等によってマスクパターン3を形成し(第2図(b))、続いて、酸と酸化剤との混合液をエッチャントした湿式エッチングによりパイアホール 4 を形成する(第2図(c))。

第2図(c)に示したGaAs基板1の湿式エッチングは、エッチャント中の酸化剤(過酸化水素等)がGaAsを酸化し、上記酸化反応による生成物を酸(磁酸、酒石酸等)が溶解させることにより進行する。またガラス板2へのGaAs基板1のはり付けは、前記湿式エッチングの工程において、GaAs基板1のマスクパターン3のない側の面が前記エッチャントによってエッチング

されるのを防止する効果を有する。

(発明が解決しようとする問題点)

従来の半導体装置の製造方法において、酸と酸化剤との混合液をエッチャントとした湿式エッチングによりバイアホール4の形成を行うと、サイドェッチングが大きく、ほぼ等方的にエッチングが進むため、バイアホール4の仕上り幅は深さの約2倍程度にも広がる。したがって、GaAs基板1を貫通するためには、設計上基板厚の約2倍程度のバイアホールの仕上り幅を見込まなければならない。

第3図(a), (b) は従来の製造方法における問題点の一例を示した断面図で、これらの図で、第2図(a)~(c)と同一符号はそれぞれ同一部分を表している。上述のような湿式エッチングは、一段に乾式プロセスに比べ制御性が悪いため、特にバイアホールエッチングのようなディープエッチングでは、エッチング量が基板面内ではらつくと、第3図(a)のように貫通してい

を形成する部分に、比較的質量数の大なるイオン を高エネルギーで選択的に注入し、イオン注入に よるダメージ層を酸でエッチングするようにした ものである。

# (作用)

この発明においては、 G a A s 基板面上のパイフホールを高エネルギーで選択注入し、イオン注入部分にダメージを与えてアモルファス層(ダメージ層)とすることから酸のみでエッチングが可能となる。

# (実施例)

第1図(a)~(e)はこの発明の一実施例による半導体装置の製造方法における主要製造工程を示す断面図で、これらの図において、1はGaAs基板、1aはイオン往入によるダメージ層、3はマスクパターンを示し、矢印は往入するイオンの入射方向を表している。

次に製造工程について説明する。

第1図(a)に示すように、GaAs茲板1の 面上に密度の大きい、 つまりイオン阻止能の高い る穴と未貫通の穴ができる。未貫通の穴を貫通させるべく追加エッチングを行うと、第3図(a)の状態で貫通していた穴の仕上り幅はさらに広がり、したがって、パイアホール4の仕上り幅は基板面内でばらついてしまう(第3図(b))。

以上のように、従来の半導体装置の製造方法によると、バイアホール4の仕上り幅が大きくなり、回路パターンの微細化の障害となるほかりか、仕上り幅がG a A s 基板 1 面内でばらつくという問題点があった。

この発明は、上記のような問題点を解決するためになされたもので、パイアホールの仕上り幅を小さく押え、かつパイアホールの仕上り幅のGaAs基板面内でのばらつきを防止することを目的とする。

(問題点を解決するための手段)

この発明に係る半導体装置の製造方法は、 G a A s 基板の面上に形成されたマスクパターンの開口部を通して、あるいは収束性イオンビーム (FIB) によって G a A s 基板面上のバイアホール

以上のような工程で半導体装置の製造を行うと、イオン注入によって G a A s 基板 1 のダメージ暦 1 a の深さおよび幅広がりを適当に制御しながら(特に幅広がりは小さく押えながら)、ダメージ暦 1 a のみを選択的にエッチングできる。加

# 特開昭63-4621(3)

えて、従来法に示したような、 G a A s 志板 1 裏面の保護を目的としたガラス板 2 へのはり付け工程(第 2 図(b))は当然不要となる。

なお、上記実施例では、G a A s 基板 1 上へのイオンの選択往入はマスクパターン3 の開口部を通して行ったが、収束性イオンビーム(F I B)を用いたマスクレス往入でもよい。

### (発明の効果)

この発明は以上説明したとおり、マスクパターンの開口部を通してまたは収束性イオンピームはよってG a A s 基板面上のパイアホールを形成する部分にイオンを高エネルギーで選択的に往上のを形成する工程とを繰り返れて行るなどをよったもので、サイングを繰りを押えるなどができるというか果がある。

# 4. 図面の簡単な説明

第1図(a)~(e)はこの発明の半導体装置の製造方法の一実施例の主要工程を示す断面図、第2図(a)~(c)は従来の製造方法の主要工程を示す断面図、第3図(a),(b)は従来の製造方法における問題点を説明するための断面図である。

図において、1はGaAs基板、1aはイオン 往入によるダメージ層、3はマスクパターンである。

なお、各図中の同一符号は同一または相当部分 を示す。

代理人 大 岩 増 雄 (ほか2名)



